ATmega328は外部クロックによるカウンターの利用ができるが、純粋なカウンターでなく、システムクロックに依存したエッジ検出によりカウントされている。そのため計測可能な周波数上限もシステムクロックに依存する。上限は半分で推奨は2.5で割った値以下である。
例）システムクロックが20MHzの場合。
上限→20÷2=10MHz
推奨→20÷2.5=8MHz
The external clock must be guaranteed to have less than half the system clock frequency (fTn < fclk_I/O/2) given a 50% duty cycle. Since the edge detector uses sampling, the maximum frequency of an external clock it can detect is half the sampling frequency (Nyquist sampling theorem). However, due to variation of the system clock frequency and duty cycle caused by the tolerances of the oscillator source (crystal, resonator, and capacitors), it is recommended that maximum frequency of an external clock source is less than fclk_I/O/2.5.
cf.http://www.atmel.com/ja/jp/devices/ATMEGA328P.aspx 187p.参照
